Privacy statement: Your privacy is very important to Us. Our company promises not to disclose your personal information to any external company with out your explicit permission.
Modell: NSO4GU3AB
Transport: Ocean,Air,Express,Land
Zahlungsart: L/C,T/T,D/A
Incoterm: FOB,EXW,CIF
4 GB 1600 MHz 240-pin DDR3 Udimm
Revisionsgeschichte
Revision No. |
History |
Draft Date |
Remark |
1.0 |
Initial Release |
Apr. 2022 |
|
Bestellinformationstabelle
Model |
Density |
Speed |
Organization |
Component Composition |
NS04GU3AB |
4GB |
1600MHz |
512Mx64bit |
DDR3 256Mx8 *16 |
Beschreibung
Hengstar-abgeliebter DDR3-SDRAM-DIMMS (nicht geleistete Doppeldatenrate Synchronous Dram Dual Inline-Speichermodule) sind niedrige Leistung, Hochgeschwindigkeits-Betriebsspeichermodule, die DDR3-SDRAM-Geräte verwenden. NS04GU3AB ist ein 512 m x 64-Bit zwei 4 GB DDR3-1600 CL11 1,5 V SDRAM-abgelassenes DIMM-Produkt, basierend auf sechzehn 256 m x 8-Bit-FBGA-Komponenten. Die SPD ist auf JEDEC Standard Latenz DDR3-1600 Timing von 11-11-11 bei 1,5 V programmiert. Jeder 240-polige DIMM verwendet Goldkontaktfinger. Der SDRAM -abgelassene DIMM ist für die Verwendung als Hauptspeicher vorgesehen, wenn sie in Systemen wie PCs und Workstations installiert werden.
Merkmale
Stromversorgung: VDD = 1,5 V (1,425 V bis 1,575 V)
vddq = 1,5 V (1,425 V bis 1,575 V)
800MHz FCK für 1600 MB/Sek./Pin
8 Unabhängige interne Bank
Programmable CAS -Latenz: 11, 10, 9, 8, 7, 6
Programmierbare additive Latenz: 0, cl - 2 oder cl - 1 Uhr
8-Bit Vorab der Abnahme
Burst Länge: 8 (engagieren Sie ohne Grenzwert, sequentiell nur mit der Startadresse „000“), 4 mit TCCD = 4, was nicht nahtloses Lesen oder Schreiben [entweder im Fliegen mit A12 oder MRS] zulässt.
Bi-Richtung Differentialdaten-Strobe
Internale (Selbst-) Kalibrierung; Interne Selbstkalibrierung durch ZQ Pin (RZQ: 240 Ohm ± 1%)
Ein Stanzabschluss mit ODT -Pin
Durchschnitt Erfrischungsperiode 7,8us bei niedrigerer Tase 85 ° C, 3,9 us bei 85 ° C <TCase <95 ° C
Asynchrone Reset
Appierbares Data-Output-Laufwerksstärke
Fly-by Topologie
PCB: Höhe 1,18 ”(30 mm)
ROHS konform und halogenfrei
Schlüsselzeitparameter
MT/s |
tRCD(ns) |
tRP(ns) |
tRC(ns) |
CL-tRCD-tRP |
DDR3-1600 |
13.125 |
13.125 |
48.125 |
2011/11/11 |
Adresstabelle
Configuration |
Refresh count |
Row address |
Device bank address |
Device configuration |
Column Address |
Module rank address |
4GB |
8K |
32K A[14:0] |
8 BA[2:0] |
2Gb (256 Meg x 8) |
1K A[9:0] |
2 S#[1:0] |
PIN -Beschreibungen
Symbol |
Type |
Description |
Ax |
Input |
Address inputs: Provide the row address for ACTIVE commands, and the column |
BAx |
Input |
Bank address inputs: Define the device bank to which an ACTIVE, READ, WRITE, or |
CKx, |
Input |
Clock: Differential clock inputs. All control, command, and address input signals are |
CKEx |
Input |
Clock enable: Enables (registered HIGH) and disables (registered LOW) internal circuitry |
DMx |
Input |
Data mask (x8 devices only): DM is an input mask signal for write data. Input data is |
ODTx |
Input |
On-die termination: Enables (registered HIGH) and disables (registered LOW) |
Par_In |
Input |
Parity input: Parity bit for Ax, RAS#, CAS#, and WE#. |
RAS#, |
Input |
Command inputs: RAS#, CAS#, and WE# (along with S#) define the command being |
RESET# |
Input |
Reset: RESET# is an active LOW asychronous input that is connected to each DRAM and |
Sx# |
Input |
Chip select: Enables (registered LOW) and disables (registered HIGH) the command |
SAx |
Input |
Serial address inputs: Used to configure the temperature sensor/SPD EEPROM address |
SCL |
Input |
Serial |
CBx |
I/O |
Check bits: Used for system error detection and correction. |
DQx |
I/O |
Data input/output: Bidirectional data bus. |
DQSx, |
I/O |
Data strobe: Differential data strobes. Output with read data; edge-aligned with read data; |
SDA |
I/O |
Serial |
TDQSx, |
Output |
Redundant data strobe (x8 devices only): TDQS is enabled/disabled via the LOAD |
Err_Out# |
Output (open |
Parity error output: Parity error found on the command and address bus. |
EVENT# |
Output (open |
Temperature event: The EVENT# pin is asserted by the temperature sensor when critical |
VDD |
Supply |
Power supply: 1.35V (1.283–1.45V) backward-compatible to 1.5V (1.425–1.575V). The |
VDDSPD |
Supply |
Temperature sensor/SPD EEPROM power supply: 3.0–3.6V. |
VREFCA |
Supply |
Reference voltage: Control, command, and address VDD/2. |
VREFDQ |
Supply |
Reference voltage: DQ, DM VDD/2. |
VSS |
Supply |
Ground. |
VTT |
Supply |
Termination voltage: Used for control, command, and address VDD/2. |
NC |
– |
No connect: These pins are not connected on the module. |
NF |
– |
No function: These pins are connected within the module, but provide no functionality. |
Hinweise : Die folgende Tabelle Beschreibung der PIN -Beschreibung ist eine umfassende Liste aller möglichen Pins für alle DDR3 -Module. Alle aufgeführten Stifte Mai nicht auf diesem Modul unterstützt werden. Weitere Informationen für dieses Modul finden Sie in PIN -Zuordnungen.
Funktionales Blockdiagramm
4 GB, 512MX64 -Modul (2Rank von x8)
Modulabmessungen
Vorderansicht
Vorderansicht
Anmerkungen:
1. Alle Abmessungen sind in Millimetern (Zoll); Max/min oder typisch (typ), wo notiert.
2. Toleranz auf allen Abmessungen ± 0,15 mm, sofern nicht anders angegeben.
3.Das diagniges Diagramm dient nur als Referenz.
Produktgruppe : Industrielles Smart -Modulzubehör
Privacy statement: Your privacy is very important to Us. Our company promises not to disclose your personal information to any external company with out your explicit permission.
Fill in more information so that we can get in touch with you faster
Privacy statement: Your privacy is very important to Us. Our company promises not to disclose your personal information to any external company with out your explicit permission.